试题详情
- 简答题系统函数和任务函数的首字符标志为（），预编译指令首字符标志为（）。
- $；#
关注下方微信公众号，在线模考后查看
热门试题
- 完整的条件语句将产生（）电路，不完整的条
- 状态机常用状态编码有（）。
- 元件实例语句“notif1#（1：3：4
- 两个进程之间是（）语句。而在Always
- IEEE 标准的硬件描述语言是 （）和
- Verilog的基本设计单元是模块。它是
- 试设计一个 3/8 译码器，规定模块定义
- 请根据以下两条语句的执行，最后变量A中
- Verilog HDL中任务可以调用其他
- 完整的条件语句将产生（）电路，不完整的条
- 随着EDA技术的不断完善与成熟，自顶向下
- 下列描述代码可综合的是（）
- 可编程逻辑器件的优化过程主要是对（）和资
- 试用verilog语言，利用内置基本门级
- P，Q，R都是4bit的输入矢量，下面哪
- 根据调用子模块的不同抽象级别，模块的结构
- Reg型和wire型信号有什么本质的区别
- 目前国际上较大的PLD器件制造公司有（）
- 编程实现两个4位二进制数相减的程序。
- 设计一个带有异步复位控制端和时钟使能控制