试题详情
- 简答题编程实现两个4位二进制数相减的程序。
-
关注下方微信公众号，在线模考后查看
热门试题
- 子系统设计优化，主要考虑提高资源利用率
- 为什么在Verilog语言中，其综合只支
- 设计一个带有异步复位控制端和时钟使能控制
- 两个进程之间是（）语句。而在Always
- 下面哪个是可以用verilog语言进行描
- 一个大型的组合电路总延时为100ns，采
- 完整的条件语句将产生（）电路，不完整的条
- 编程实现带异步清0、异步置1的D触发器。
- 在case语句中至少要有一条（）语句
- 元件实例语句“notif1#（1：3：4
- Verilog HDL语言进行电路设计方
- 用assign描述的语句我们一般称之为（
- 简述FPGA与CPLD两种器件应用特点。
- 可编程逻辑器件的优化过程主要是对（）和资
- 基于EDA软件的FPGA/CPLD设计
- 编写一个带异步清零、异步置位的D触发器。
- IP
- specparam语句和paramete
- 下列标识符中，（）是不合法的标识符。
- RTL