试题详情
- 简答题一个大型的组合电路总延时为100ns，采用流水线将它分为两个较小的组合电路，理论上电路最高工作频率可达（）MHz。
- 20
关注下方微信公众号，在线模考后查看
热门试题
- 下面哪个是可以用verilog语言进行描
- 元件实例语句“notif1#（1：3：4
- 目前国际上较大的PLD器件制造公司有（）
- 用assign描述的语句我们一般称之为（
- 编程实现求补码的程序，输入是带符号的8位
- 下列描述代码可综合的是（）
- 两个进程之间是（）语句。而在Always
- Verilog连线类型的驱动强度说明被省
- 在verilog中，下列语句哪个不是分支
- IP
- 进程语句的启动条件是怎样？
- 请根据以下两条语句的执行，最后变量A中
- 设计一个带有异步复位控制端和时钟使能控制
- 在case语句中至少要有一条（）语句
- 下列哪些Verilog的基本门级元件是多
- 下列数组描述中不正确的代码是（）。
- 简述Verilog HDL编程语言中函数
- 根据下面的程序，画出产生的信号波形。
- inout端口可以定义成下列哪种数据类型
- 关于过程块以及过程赋值描述中，下列正确的