试题详情
- 单项选择题下列哪些Verilog的基本门级元件是多输出（）
A、nand
B、nor
C、and
D、not
- D
关注下方微信公众号，在线模考后查看
热门试题
- RTL
- EDA
- 在Verilog语言中什么情况下必需使用
- 下列描述中采用时钟正沿触发且reset异
- 一个大型的组合电路总延时为100ns，采
- LPM
- ISP
- 下面是通过case语句实现四选一电路部分
- 子系统设计优化，主要考虑提高资源利用率
- 状态机常用状态编码有（）。
- Verilog HDL语言进行电路设计方
- 完整的条件语句将产生（）电路，不完整的条
- 在verilog语言中，a=4b’101
- SOPC
- 大规模可编程器件主要有FPGA、CPLD
- 状态机的编码风格包括一段式、两段式和三段
- 元件实例语句“notif1#（1：3：4
- 子系统设计优化，主要考虑提高资源利用率
- 在高速系统设计中，下列哪种优化方案的目的
- 为什么在Verilog语言中，其综合只支