试题详情
- 单项选择题状态机的编码风格包括一段式、两段式和三段式,下列描述正确的是()
A、一段式寄存器输出,易产生毛刺,不利于时序约束;
B、二段式组合逻辑输出,不产生毛刺,有利于时序约束;
C、三段式寄存器输出,不产生毛刺,有利于时序约束;
D、所有描述风格都是寄存器输出,易产生毛刺,有利于时序约束。
- C
关注下方微信公众号,在线模考后查看
热门试题
- 在进程中只有当敏感信号是沿触发(即上升沿
- 试用verilog语言产生如下图所示的测
- specparam语句和paramete
- Verilog 语言规定的两种主要的数据
- RTL
- 完整的条件语句将产生()电路,不完整的条
- 子系统设计优化,主要考虑提高资源利用率
- 在高速系统设计中,下列哪种优化方案的目的
- 关于函数的描述下列说法不正确的是()
- 简述Verilog HDL编程语言中函数
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 已知“a=1b’1;b=3b’001;”
- 简述有限状态机FSM分为哪两类?有何区别
- 在case语句中至少要有一条()语句
- 下列代码描述中,不能产生时序逻辑的()
- 有限状态机分为()和Mealy两种类型。
- 下面哪个是可以用verilog语言进行描
- 下列标识符中,()是不合法的标识符。
- 完整的条件语句将产生()电路,不完整的条
- 编写一个带异步清零、异步置位的D触发器。