试题详情
- 简答题简要说明仿真时阻塞赋值与非阻塞赋值的区别。
-
非阻塞(non-blocking)赋值方式(b<=a):
b的值被赋成新值a的操作,并不是立刻完成的,而是在块结束时才完成;块内的多条赋值语句在块结束时同时赋值;硬件有对应的电路。
阻塞(blocking)赋值方式(b=a):b的值立刻被赋成新值a;
完成该赋值语句后才能执行下一句的操作;硬件没有对应的电路,因而综合结果未知。 关注下方微信公众号,在线模考后查看
热门试题
- 试用verilog语言,利用内置基本门级
- 大型数字逻辑电路设计采用的IP核有软IP
- 元件实例语句“notif1#(1:3:4
- 状态机常用状态编码有()。
- 随着EDA技术的不断完善与成熟,自顶向下
- Verilog的基本设计单元是模块。它是
- 已知“a=1b’1;b=3b’001;”
- 下列描述代码可综合的是()
- 两个进程之间是()语句。而在Always
- specparam语句和paramete
- Verilog连线类型的驱动强度说明被省
- 关于函数的描述下列说法不正确的是()
- IP
- 大规模可编程器件主要有FPGA、CPLD
- Verilog HDL语言进行电路设计方
- 在进程中只有当敏感信号是沿触发(即上升沿
- ASIC
- 目前国际上较大的PLD器件制造公司有()
- P,Q,R都是4bit的输入矢量,下面哪
- 简述Verilog HDL编程语言中函数