试题详情
- 简答题ASIC
- 专用集成电路
关注下方微信公众号，在线模考后查看
热门试题
- RTL
- 已知“a=1b’1；b=3b’001；”
- 完整的条件语句将产生（）电路，不完整的条
- 完整的条件语句将产生（）电路，不完整的条
- 用assign描述的语句我们一般称之为（
- EDA
- 状态机的编码风格包括一段式、两段式和三段
- 下列哪些Verilog的基本门级元件是多
- 下列代码描述中，不能产生时序逻辑的（）
- 下面是通过case语句实现四选一电路部分
- CPLD
- Verilog语言与C语言的区别，不正确
- 元件实例语句“notif1#（1：3：4
- 随着EDA技术的不断完善与成熟，（）的设
- 大型数字逻辑电路设计采用的IP核有软IP
- 简述有限状态机FSM分为哪两类？有何区别
- 试设计一个 3/8 译码器，规定模块定义
- 用EDA技术进行电子系统设计的目标是最终
- 在verilog语言中整型数据与（）位寄
- 关于函数的描述下列说法不正确的是（）