试题详情
- 简答题CPLD
- 复杂可编程逻辑器件
关注下方微信公众号，在线模考后查看
热门试题
- CPLD
- 下列代码描述中，不能产生时序逻辑的（）
- 试用verilog语言，利用内置基本门级
- 在高速系统设计中，下列哪种优化方案的目的
- 编程实现带异步清0、异步置1的D触发器。
- 有限状态机分为（）和Mealy两种类型。
- EDA
- 你所知道的可编程逻辑器件有（至少两种）：
- ISP
- 下列语句中，不属于并行语句的是：（）
- 设计一个带有异步复位控制端和时钟使能控制
- 状态机常用状态编码有（）。
- 编程实现两个4位二进制数相减的程序。
- 已知x=4’b1001,y=4’0110
- IEEE 标准的硬件描述语言是 （）和
- 请根据以下两条语句的执行，最后变量A中
- 在case语句中至少要有一条（）语句
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 试设计一个 3/8 译码器，规定模块定义
- 下面是通过case语句实现四选一电路部分