试题详情
- 简答题 下面是通过case语句实现四选一电路部分程序,将横线上的语句补上,使程序形成完整功能。
-
case({s1,s0})
2’b00:out=i0;
2’b01:out=i1;
2’b10:out=i2;
2’b11:out=i3; 关注下方微信公众号,在线模考后查看
热门试题
- 下列描述中采用时钟正沿触发且reset异
- 为什么在Verilog语言中,其综合只支
- 用阻塞赋值方式编程实现二选一功能。
- 在高速系统设计中,下列哪种优化方案的目的
- 大规模可编程器件主要有FPGA、CPLD
- 你所知道的可编程逻辑器件有(至少两种):
- 编写一个带异步清零、异步置位的D触发器。
- 设计一个带有异步复位控制端和时钟使能控制
- IP
- 编程实现带异步清0、异步置1的D触发器。
- 下列代码描述中,不能产生时序逻辑的()
- 试使用 Verilog HDL 设计一
- 下列语句中,不属于并行语句的是:()
- 下列数组描述中不正确的代码是()。
- 在Verilog语言中什么情况下必需使用
- 关于过程块以及过程赋值描述中,下列正确的
- 在verilog语言中,a=4b’101
- 状态机的编码风格包括一段式、两段式和三段
- 子系统设计优化,主要考虑提高资源利用率
- 用assign描述的语句我们一般称之为(