试题详情
- 简答题 试使用 Verilog HDL 设计一个 10 进制计数器，规定模块定义为 modulecount10(out,clr,clk),其中 clk 为时钟输入，clr 为同步清零输入，低电平有效，out 为计数器输出。 （1） 写出 10 进制计数器 Verilog HDL 设计程序并注释； （2） 写出 10 进制计数器 Verilog HDL 测试文件并注释；
-
关注下方微信公众号，在线模考后查看
热门试题
- 在进程中什么情况下综合为时序电路？什么情
- 进程语句的启动条件是怎样？
- 一个大型的组合电路总延时为100ns，采
- 为什么在Verilog语言中，其综合只支
- Verilog 语言规定的两种主要的数据
- Verilog语言规定了逻辑电路中信号的
- 目前国际上较大的PLD器件制造公司有（）
- CPLD
- 随着EDA技术的不断完善与成熟，（）的设
- 简述Verilog HDL编程语言中函数
- 试用verilog语言描述：图示为一个4
- Verilog语言与C语言的区别，不正确
- 简述基于数字系统设计流程包括哪些步骤？
- Verilog HDL中任务可以调用其他
- EDA缩写的含义为（）
- 在case语句中至少要有一条（）语句
- ISP
- 编程实现求补码的程序，输入是带符号的8位
- specparam语句和paramete
- 试设计一个 3/8 译码器，规定模块定义