试题详情
- 简答题在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？
- 在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。
关注下方微信公众号，在线模考后查看
热门试题
- 下列描述代码可综合的是（）
- 随着EDA技术的不断完善与成熟，自顶向下
- 两个进程之间是（）语句。而在Always
- specparam语句和paramete
- LPM
- 试用verilog语言，利用内置基本门级
- 试用verilog语言描述：图示为一个4
- 子系统设计优化，主要考虑提高资源利用率
- 用assign描述的语句我们一般称之为（
- 完整的条件语句将产生（）电路，不完整的条
- 元件实例语句“notif1#（1：3：4
- Verilog HDL语言进行电路设计方
- 在verilog中，下列语句哪个不是分支
- 大型数字逻辑电路设计采用的IP核有软IP
- 状态机的编码风格包括一段式、两段式和三段
- 程序注解，并说明整个程序完成的功能。
- SOPC
- 在case语句中至少要有一条（）语句
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 下列标识符中，（）是不合法的标识符。