试题详情
- 简答题LPM
- 参数可定制宏模块库
关注下方微信公众号，在线模考后查看
热门试题
- 下列代码描述中，不能产生时序逻辑的（）
- 用EDA技术进行电子系统设计的目标是最终
- EDA
- 试用verilog语言产生如下图所示的测
- Verilog HDL语言进行电路设计方
- 试设计一个 3/8 译码器，规定模块定义
- 在verilog语言中，a=4b’101
- 有限状态机分为（）和Mealy两种类型。
- 根据下面的程序，画出产生的信号波形。
- specparam语句和paramete
- 子系统设计优化，主要考虑提高资源利用率
- 编程实现带同步清0、同步置1的D触发器。
- 编程实现求补码的程序，输入是带符号的8位
- 在verilog中，下列语句哪个不是分支
- 系统函数和任务函数的首字符标志为（），预
- 程序注解，并说明整个程序完成的功能。
- 设计一个带有异步复位控制端和时钟使能控制
- 下面是通过case语句实现四选一电路部分
- ISP
- 下列语句中，不属于并行语句的是：（）