试题详情
- 单项选择题下列语句中，不属于并行语句的是：（）
A、过程语句
B、assign语句
C、元件例化语句
D、case语句
- D
关注下方微信公众号，在线模考后查看
热门试题
- 编程实现带同步清0、同步置1的D触发器。
- 试使用 Verilog HDL 设计一
- 试用verilog语言描述：图示为一个4
- P，Q，R都是4bit的输入矢量，下面哪
- 基于EDA软件的FPGA/CPLD设计
- EDA
- 随着EDA技术的不断完善与成熟，自顶向下
- 有限状态机分为（）和Mealy两种类型。
- 关于函数的描述下列说法不正确的是（）
- 下列描述中采用时钟正沿触发且reset异
- 简述基于数字系统设计流程包括哪些步骤？
- 怎样理解在进程语句中，阻塞语句没有延迟这
- Verilog的基本设计单元是模块。它是
- 子系统设计优化，主要考虑提高资源利用率
- inout端口可以定义成下列哪种数据类型
- 一个大型的组合电路总延时为100ns，采
- 块语句有两种，一种是begin-end语
- 可编程器件分为（）和CPLD。
- IEEE
- SOPC