试题详情
- 单项选择题 下列描述中采用时钟正沿触发且reset异步下降沿复位的代码描述是（）
A、A
B、B
C、C
D、D
- C
关注下方微信公众号，在线模考后查看
热门试题
- 子系统设计优化，主要考虑提高资源利用率
- ASIC
- 块语句有两种，一种是begin-end语
- 下列数组描述中不正确的代码是（）。
- 状态机常用状态编码有（）。
- P，Q，R都是4bit的输入矢量，下面哪
- FPGA
- 下面哪个是可以用verilog语言进行描
- 已知x=4’b1001,y=4’0110
- 两个进程之间是（）语句。而在Always
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 在进程中什么情况下综合为时序电路？什么情
- 程序注解，并说明整个程序完成的功能。
- 下列描述中采用时钟正沿触发且reset异
- 试用verilog语言描述：图示为一个4
- 完整的条件语句将产生（）电路，不完整的条
- 试用verilog语言产生如下图所示的测
- 试用verilog语言，利用内置基本门级
- 编程实现一个并行加载串行输出的程序，输入
- specparam语句和paramete