试题详情
- 简答题 试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q[1]~Q[3]则为移位寄存器的并行输出。
-
关注下方微信公众号，在线模考后查看
热门试题
- 下面是通过case语句实现四选一电路部分
- 简述基于数字系统设计流程包括哪些步骤？
- 随着EDA技术的不断完善与成熟，（）的设
- 在进程中什么情况下综合为时序电路？什么情
- 随着EDA技术的不断完善与成熟，自顶向下
- 试用verilog语言描述：图示为一个4
- 编程实现两个4位二进制数相减的程序。
- 你所知道的可编程逻辑器件有（至少两种）：
- 用assign描述的语句我们一般称之为（
- 下列代码描述中，不能产生时序逻辑的（）
- 用阻塞赋值方式编程实现二选一功能。
- 在Verilog语言中什么情况下必需使用
- 试使用 Verilog HDL 设计一
- 状态机常用状态编码有（）。
- 在verilog中，下列语句哪个不是分支
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 完整的条件语句将产生（）电路，不完整的条
- 两个进程之间是（）语句。而在Always
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- Verilog语言与C语言的区别，不正确