试题详情
- 简答题状态机常用状态编码有（）。
- 二进制、格雷码、独热码
关注下方微信公众号，在线模考后查看
热门试题
- 设计一个带有异步复位控制端和时钟使能控制
- 试使用 Verilog HDL 设计一
- 可编程逻辑器件的优化过程主要是对（）和资
- 用assign描述的语句我们一般称之为（
- IEEE 标准的硬件描述语言是 （）和
- RTL
- 在Verilog语言中什么情况下必需使用
- 简述有限状态机FSM分为哪两类？有何区别
- 你所知道的可编程逻辑器件有（至少两种）：
- 可编程器件分为（）和CPLD。
- SOPC
- ISP
- 编写一个带异步清零、异步置位的D触发器。
- 目前国际上较大的PLD器件制造公司有（）
- 大型数字逻辑电路设计采用的IP核有软IP
- 进程语句的启动条件是怎样？
- 试用verilog语言，利用内置基本门级
- ASIC
- 下列语句中，不属于并行语句的是：（）
- 编程实现带同步清0、同步置1的D触发器。