试题详情
- 简答题 试用verilog语言，利用内置基本门级元件，采用结构描述方式生成如图所示的电路。
-
关注下方微信公众号，在线模考后查看
热门试题
- 下列哪些Verilog的基本门级元件是多
- 关于过程块以及过程赋值描述中，下列正确的
- EDA缩写的含义为（）
- 状态机常用状态编码有（）。
- P，Q，R都是4bit的输入矢量，下面哪
- 下列标识符中，（）是不合法的标识符。
- 元件实例语句“notif1#（1：3：4
- 在verilog中，下列语句哪个不是分支
- 根据调用子模块的不同抽象级别，模块的结构
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 在case语句中至少要有一条（）语句
- 编写一个带异步清零、异步置位的D触发器。
- 在进程中什么情况下综合为时序电路？什么情
- 可编程器件分为（）和CPLD。
- 下面是通过case语句实现四选一电路部分
- 根据下面的程序，画出产生的信号波形。
- 随着EDA技术的不断完善与成熟，（）的设
- inout端口可以定义成下列哪种数据类型
- 在Verilog语言中什么情况下必需使用
- 用assign描述的语句我们一般称之为（