试题详情
- 单项选择题关于过程块以及过程赋值描述中,下列正确的是()
A、在过程赋值语句中表达式左边的信号一定是寄存器类型
B、过程块中的语句一定是可综合的
C、在过程块中,使用过程赋值语句给wire赋值不会产生错误
D、过程块中时序控制的种类有简单延迟、边沿敏感和电平敏感
- A
关注下方微信公众号,在线模考后查看
热门试题
- 下面哪个是可以用verilog语言进行描
- 元件实例语句“notif1#(1:3:4
- Verilog的基本设计单元是模块。它是
- 设计一个带有异步复位控制端和时钟使能控制
- ASIC
- 可编程器件分为()和CPLD。
- EDA
- 请根据以下两条语句的执行,最后变量A中
- 根据调用子模块的不同抽象级别,模块的结构
- 块语句有两种,一种是begin-end语
- 关于过程块以及过程赋值描述中,下列正确的
- 大型数字逻辑电路设计采用的IP核有软IP
- inout端口可以定义成下列哪种数据类型
- Verilog语言规定了逻辑电路中信号的
- 简述基于数字系统设计流程包括哪些步骤?
- 下列描述中采用时钟正沿触发且reset异
- ISP
- 简述FPGA与CPLD两种器件应用特点。
- Verilog语言与C语言的区别,不正确
- 试用verilog语言,利用内置基本门级