试题详情
- 单项选择题元件实例语句“notif1#（1：3：4，2：3：4，1：2：4）U1（out，in，ctrl）；”中截至延迟的典型值为（）
A、1
B、2
C、3
D、4
- B
关注下方微信公众号，在线模考后查看
热门试题
- 随着EDA技术的不断完善与成熟，自顶向下
- 简述Verilog HDL编程语言中函数
- 在verilog语言中整型数据与（）位寄
- 子系统设计优化，主要考虑提高资源利用率
- LPM
- 为什么在Verilog语言中，其综合只支
- 一个大型的组合电路总延时为100ns，采
- 状态机的编码风格包括一段式、两段式和三段
- 简述有限状态机FSM分为哪两类？有何区别
- 随着EDA技术的不断完善与成熟，（）的设
- 程序注解，并说明整个程序完成的功能。
- 关于函数的描述下列说法不正确的是（）
- Reg型和wire型信号有什么本质的区别
- Verilog HDL中任务可以调用其他
- 在高速系统设计中，下列哪种优化方案的目的
- IP
- 下列描述代码可综合的是（）
- 下列代码描述中，不能产生时序逻辑的（）
- CPLD
- 简述FPGA与CPLD两种器件应用特点。