试题详情
- 简答题Reg型和wire型信号有什么本质的区别？Reg型信号的初始值一般是什么？
- Reg型信号用于进程语句中，并且其语句是顺序语句；而wire型信号则用于模块中，并且其语句是并发语句；Reg型信号的初始值一般为左边值，即0。
关注下方微信公众号，在线模考后查看
热门试题
- Verilog的基本设计单元是模块。它是
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 在高速系统设计中，下列哪种优化方案的目的
- 用assign描述的语句我们一般称之为（
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- Verilog HDL中任务可以调用其他
- IEEE
- 编程实现带异步清0、异步置1的D触发器。
- 在Verilog语言中什么情况下必需使用
- IEEE 标准的硬件描述语言是 （）和
- 为什么在Verilog语言中，其综合只支
- 编程实现带同步清0、同步置1的D触发器。
- 目前国际上较大的PLD器件制造公司有（）
- 子系统设计优化，主要考虑提高资源利用率
- 程序注解，并说明整个程序完成的功能。
- 一个大型的组合电路总延时为100ns，采
- 根据调用子模块的不同抽象级别，模块的结构
- 大规模可编程器件主要有FPGA、CPLD
- 简要说明仿真时阻塞赋值与非阻塞赋值的区别
- 设计一个带有异步复位控制端和时钟使能控制