试题详情
- 简答题编程实现带异步清0、异步置1的D触发器。
-
关注下方微信公众号，在线模考后查看
热门试题
- 下列描述中采用时钟正沿触发且reset异
- 设计一个带有异步复位控制端和时钟使能控制
- 关于函数的描述下列说法不正确的是（）
- Verilog语言规定了逻辑电路中信号的
- 块语句有两种，一种是begin-end语
- RTL
- EDA缩写的含义为（）
- EDA
- 子系统设计优化，主要考虑提高资源利用率
- 下列标识符中，（）是不合法的标识符。
- FPGA
- 大规模可编程器件主要有FPGA、CPLD
- 简述Verilog HDL编程语言中函数
- 下列语句中，不属于并行语句的是：（）
- specparam语句和paramete
- 为什么在Verilog语言中，其综合只支
- 在verilog中，下列语句哪个不是分支
- 下面哪个是可以用verilog语言进行描
- 在case语句中至少要有一条（）语句
- 根据调用子模块的不同抽象级别，模块的结构