试题详情
- 简答题为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？
- 这是因为，在Verilog语言中，它是为电路设计而设计的一门语言，它如高级语言不同，若循环的次数不确定，则会带来不确定的延迟，而这在电路中是不允许存在的，故综合只支持次数确定的循环，即对于一个具体的芯片，其延迟是一个定值。
关注下方微信公众号，在线模考后查看
热门试题
- 根据下面的程序，画出产生的信号波形。
- 编写一个带异步清零、异步置位的D触发器。
- Verilog HDL中任务可以调用其他
- 在verilog语言中整型数据与（）位寄
- P，Q，R都是4bit的输入矢量，下面哪
- IEEE
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 在高速系统设计中，下列哪种优化方案的目的
- 下列描述代码可综合的是（）
- 试用verilog语言，利用内置基本门级
- Verilog 语言规定的两种主要的数据
- 编程实现带同步清0、同步置1的D触发器。
- IEEE 标准的硬件描述语言是 （）和
- RTL
- 简述基于数字系统设计流程包括哪些步骤？
- Reg型和wire型信号有什么本质的区别
- 根据下面的程序，画出产生的信号波形。
- 状态机的编码风格包括一段式、两段式和三段
- 用阻塞赋值方式编程实现二选一功能。
- 进程语句的启动条件是怎样？