试题详情
- 简答题Verilog 语言规定的两种主要的数据类型分别是 wire(或 net) 和 reg 。程序模块中输入，输出信号的缺省类型为 （） 。
- wire(或 net)
关注下方微信公众号，在线模考后查看
热门试题
- 下列描述代码可综合的是（）
- ISP
- CPLD
- 关于过程块以及过程赋值描述中，下列正确的
- Verilog HDL语言进行电路设计方
- 试使用 Verilog HDL 设计一
- RTL
- 在verilog语言中，a=4b’101
- 一个大型的组合电路总延时为100ns，采
- 随着EDA技术的不断完善与成熟，（）的设
- 大规模可编程器件主要有FPGA、CPLD
- 编程实现求补码的程序，输入是带符号的8位
- 简述FPGA与CPLD两种器件应用特点。
- inout端口可以定义成下列哪种数据类型
- 试用verilog语言描述：图示为一个4
- 状态机常用状态编码有（）。
- 根据下面的程序，画出产生的信号波形。
- 元件实例语句“notif1#（1：3：4
- 为什么在Verilog语言中，其综合只支
- 设计一个带有异步复位控制端和时钟使能控制