试题详情
- 单项选择题下列描述代码可综合的是（）
A、fork…join
B、assign/deassign
C、if…else和case
D、repeat和forever
- C
关注下方微信公众号，在线模考后查看
热门试题
- 试用verilog语言，利用内置基本门级
- specparam语句和paramete
- Verilog语言规定了逻辑电路中信号的
- 设计一个带有异步复位控制端和时钟使能控制
- 下列代码描述中，不能产生时序逻辑的（）
- IEEE 标准的硬件描述语言是 （）和
- 下面哪个是可以用verilog语言进行描
- 可编程逻辑器件的优化过程主要是对（）和资
- 编程实现带同步清0、同步置1的D触发器。
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- 为什么在Verilog语言中，其综合只支
- 大规模可编程器件主要有FPGA、CPLD
- 编程实现求补码的程序，输入是带符号的8位
- IP
- 编程实现两个4位二进制数相减的程序。
- 简述基于数字系统设计流程包括哪些步骤？
- 随着EDA技术的不断完善与成熟，（）的设
- 在verilog语言中整型数据与（）位寄
- 编程实现一个并行加载串行输出的程序，输入
- 你所知道的可编程逻辑器件有（至少两种）：