试题详情
- 简答题IP
- 知识产权核
关注下方微信公众号，在线模考后查看
热门试题
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 已知“a=1b’1；b=3b’001；”
- Verilog HDL语言进行电路设计方
- 试设计一个 3/8 译码器，规定模块定义
- 编程实现两个4位二进制数相减的程序。
- CPLD
- 下列语句中，不属于并行语句的是：（）
- Verilog的基本设计单元是模块。它是
- EDA缩写的含义为（）
- 关于过程块以及过程赋值描述中，下列正确的
- 下列哪些Verilog的基本门级元件是多
- 一个大型的组合电路总延时为100ns，采
- 设计一个带有异步复位控制端和时钟使能控制
- Verilog 语言规定的两种主要的数据
- 有限状态机分为（）和Mealy两种类型。
- 系统函数和任务函数的首字符标志为（），预
- RTL
- 下面哪个是可以用verilog语言进行描
- 试用verilog语言，利用内置基本门级
- ASIC