试题详情
- 单项选择题已知“a=1b’1;b=3b’001;”那么{a,b}=()
A、4b’0011
B、3b’001
C、4b’1001
D、3b’101
- C
关注下方微信公众号,在线模考后查看
热门试题
- 下列数组描述中不正确的代码是()。
- 简述有限状态机FSM分为哪两类?有何区别
- 在进程中什么情况下综合为时序电路?什么情
- 可编程器件分为()和CPLD。
- 在verilog语言中,a=4b’101
- 编程实现一个并行加载串行输出的程序,输入
- 下列哪些Verilog的基本门级元件是多
- 系统函数和任务函数的首字符标志为(),预
- CPLD
- 两个进程之间是()语句。而在Always
- 随着EDA技术的不断完善与成熟,()的设
- 在verilog中,下列语句哪个不是分支
- 请根据以下两条语句的执行,最后变量A中
- FPGA
- 下列描述代码可综合的是()
- 程序注解,并说明整个程序完成的功能。
- 关于过程块以及过程赋值描述中,下列正确的
- 大型数字逻辑电路设计采用的IP核有软IP
- ASIC
- SOPC