试题详情
- 简答题Verilog的基本设计单元是模块。它是由两部分组成，一部分描述（）；另一部分描述逻辑功能，即定义输入是如何影响输出的。
- 接口
关注下方微信公众号，在线模考后查看
热门试题
- 在verilog语言中整型数据与（）位寄
- P，Q，R都是4bit的输入矢量，下面哪
- 目前国际上较大的PLD器件制造公司有（）
- 下列描述代码可综合的是（）
- 随着EDA技术的不断完善与成熟，（）的设
- 关于函数的描述下列说法不正确的是（）
- Verilog连线类型的驱动强度说明被省
- 下面是通过case语句实现四选一电路部分
- specparam语句和paramete
- 两个进程之间是（）语句。而在Always
- 子系统设计优化，主要考虑提高资源利用率
- 设计一个带有异步复位控制端和时钟使能控制
- 简述Verilog HDL编程语言中函数
- 试使用 Verilog HDL 设计一
- 在Verilog语言中什么情况下必需使用
- 编程实现求补码的程序，输入是带符号的8位
- Verilog 语言规定的两种主要的数据
- 试用verilog语言，利用内置基本门级
- 程序注解，并说明整个程序完成的功能。
- 大规模可编程器件主要有FPGA、CPLD