试题详情
- 单项选择题在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。
A、8
B、16
C、32
D、64
- C
关注下方微信公众号，在线模考后查看
热门试题
- 完整的条件语句将产生（）电路，不完整的条
- 随着EDA技术的不断完善与成熟，（）的设
- 基于EDA软件的FPGA/CPLD设计
- 为什么在Verilog语言中，其综合只支
- 设计一个带有异步复位控制端和时钟使能控制
- 下列哪些Verilog的基本门级元件是多
- 用assign描述的语句我们一般称之为（
- 怎样理解在进程语句中，阻塞语句没有延迟这
- 简述有限状态机FSM分为哪两类？有何区别
- 关于函数的描述下列说法不正确的是（）
- IEEE 标准的硬件描述语言是 （）和
- 子系统设计优化，主要考虑提高资源利用率
- 下列数组描述中不正确的代码是（）。
- CPLD
- 下面是通过case语句实现四选一电路部分
- 在verilog语言中，a=4b’101
- 试用verilog语言，利用内置基本门级
- 在Verilog语言中什么情况下必需使用
- 下列代码描述中，不能产生时序逻辑的（）
- 编程实现一个并行加载串行输出的程序，输入