试题详情
- 单项选择题 基于EDA软件的FPGA/CPLD设计流程为:原理图/HDL文本输入→综合→_____→_____→适配→编程下载→硬件测试。正确的是()。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚
A、③①
B、①⑤
C、④⑤
D、④②
- B
关注下方微信公众号,在线模考后查看
热门试题
- 在Verilog语言中什么情况下必需使用
- 元件实例语句“notif1#(1:3:4
- Verilog语言与C语言的区别,不正确
- 在verilog中,下列语句哪个不是分支
- 在进程中什么情况下综合为时序电路?什么情
- 简述有限状态机FSM分为哪两类?有何区别
- 下面哪个是可以用verilog语言进行描
- 进程语句的启动条件是怎样?
- 试用verilog语言描述:图示为一个4
- 为什么在Verilog语言中,其综合只支
- FPGA
- LPM
- 根据下面的程序,画出产生的信号波形。
- 在进程中只有当敏感信号是沿触发(即上升沿
- 试设计一个 3/8 译码器,规定模块定义
- RTL
- Verilog HDL语言进行电路设计方
- 大型数字逻辑电路设计采用的IP核有软IP
- 块语句有两种,一种是begin-end语
- 阻塞性赋值符号为(),非阻塞性赋值符号为