试题详情
- 简答题可编程逻辑器件的优化过程主要是对（）和资源的处理过程。
- 速度
关注下方微信公众号，在线模考后查看
热门试题
- IP
- CPLD
- Verilog连线类型的驱动强度说明被省
- 子系统设计优化，主要考虑提高资源利用率
- 在case语句中至少要有一条（）语句
- 在高速系统设计中，下列哪种优化方案的目的
- 简述基于数字系统设计流程包括哪些步骤？
- 你所知道的可编程逻辑器件有（至少两种）：
- Verilog语言规定了逻辑电路中信号的
- IEEE 标准的硬件描述语言是 （）和
- inout端口可以定义成下列哪种数据类型
- ASIC
- 大规模可编程器件主要有FPGA、CPLD
- 下列代码描述中，不能产生时序逻辑的（）
- 关于函数的描述下列说法不正确的是（）
- 已知x=4’b1001,y=4’0110
- 大型数字逻辑电路设计采用的IP核有软IP
- 编写一个带异步清零、异步置位的D触发器。
- 下列描述中采用时钟正沿触发且reset异
- 在进程中只有当敏感信号是沿触发（即上升沿