试题详情
- 简答题编写一个带异步清零、异步置位的D触发器。
-
关注下方微信公众号，在线模考后查看
热门试题
- 已知“a=1b’1；b=3b’001；”
- 在高速系统设计中，下列哪种优化方案的目的
- Verilog HDL中任务可以调用其他
- 目前国际上较大的PLD器件制造公司有（）
- 一个大型的组合电路总延时为100ns，采
- 块语句有两种，一种是begin-end语
- FPGA
- 根据调用子模块的不同抽象级别，模块的结构
- 有限状态机分为（）和Mealy两种类型。
- 用assign描述的语句我们一般称之为（
- CPLD
- 你所知道的可编程逻辑器件有（至少两种）：
- 简述有限状态机FSM分为哪两类？有何区别
- 程序注解，并说明整个程序完成的功能。
- 编程实现两个4位二进制数相减的程序。
- 为什么在Verilog语言中，其综合只支
- IP
- 在verilog语言中整型数据与（）位寄
- 设计一个带有异步复位控制端和时钟使能控制
- 下面是通过case语句实现四选一电路部分