试题详情
- 简答题Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。
- 高阻态
关注下方微信公众号，在线模考后查看
热门试题
- 下列标识符中，（）是不合法的标识符。
- 下面是通过case语句实现四选一电路部分
- 试用verilog语言，利用内置基本门级
- 设计一个带有异步复位控制端和时钟使能控制
- 简述有限状态机FSM分为哪两类？有何区别
- 阻塞性赋值符号为（），非阻塞性赋值符号为
- Verilog语言与C语言的区别，不正确
- IP
- 根据调用子模块的不同抽象级别，模块的结构
- 随着EDA技术的不断完善与成熟，自顶向下
- EDA缩写的含义为（）
- FPGA
- 在verilog语言中，a=4b’101
- 下列代码描述中，不能产生时序逻辑的（）
- CPLD
- 目前国际上较大的PLD器件制造公司有（）
- 编程实现一个并行加载串行输出的程序，输入
- 下列哪些Verilog的基本门级元件是多
- RTL
- Reg型和wire型信号有什么本质的区别