试题详情
- 多项选择题脉冲异步时序逻辑电路中的存储元件可以采用（）
A、时钟控制RS触发器
B、D触发器
C、基本RS触发器
D、JK触发器
- A,B,C,D
关注下方微信公众号，在线模考后查看
热门试题
- （）和卡诺图化简法都可用来化简多输出函数
- 环形计数器如果不作自启动修改，则总有孤立
- 组合逻辑电路的特点是任意时刻的（）状态仅
- 请设计一组合电路，其输入端为A，B，C，
- EPROM芯片每次读出后，存储器内容会发
- 高电平噪声容限定义为：（），低电平噪声容
- 在下图所示的电路中，已知G1<
- 仅具有清0和置1功能的触发器是（）
- 模13计数器的开始计数状态为0000，则
- 设计一个全减器电路，要求写出真值表、表达
- 用3线-8线译码器74HC138和门电路
- 下列触发器中，克服了空翻现象的有（）
- 最小项ABCD的相邻最小项共有16个。
- 八路数据分配器，其地址输入端有（）个。
- 写出图中Z1、Z<
- 集成触发器三种结构（）、（）、（）
- 74LS138可以作为函数发生器，试写出
- 则F=（）
- 将一个时间上连续变化的模拟量转换为时间上
- 标准与或式是由（）构成的逻辑表达式。